

Laboratorio 2: Simulación y Diseño de Circuitos de Control Lógicos

Victoria Etcheverry, Sofía Modernell, Guadalupe Sosa

Carrera: Ingeniería en Mecatrónica, Universidad Tecnológica (UTEC)

Fray Bentos, Uruguay

victoria.etccheverry@estudiantes.utec.edu.uy, sofia.modernell@estudiantes.utec.edu.uy, guadalupe.sosa@estudiantes.utec.edu.uy

2 de mayo de 2025

Resumen—Este informe presenta el diseño, simulación e implementación de circuitos lógicos mediante técnicas de simplificación booleana y mapas de Karnaugh. Se desarrollaron y optimizaron controladores para matrices de LEDs, un display de 8 segmentos y un multiplexor con ocho operaciones lógicas. La simulación se realizó en Simulink y la mayoría de los circuitos fueron implementados físicamente, cumpliendo con los objetivos propuestos y fortaleciendo habilidades en electrónica digital.

Keywords: Boolean Algebra, Common anode display, Decoders, Karnaugh Maps, LED Matrix, Logic gates, Multiplexers.

Abstract—This report presents the design, simulation, and implementation of logic circuits using Boolean simplification techniques and Karnaugh maps. Controllers were developed and optimized for LED matrices, a 8-segment display, and a multiplexer capable of performing eight logic operations. Simulations were carried out in Simulink, and most circuits were physically implemented, meeting the proposed objectives and strengthening skills in digital electronics.

I. INTRODUCCIÓN

El presente informe tiene como objetivo describir el diseño, simulación y análisis de diversos circuitos lógicos. En particular, se trabajó con matrices de LEDs de ánodo común y cátodo común, un display de 8 segmentos y un multiplexor diseñado para seleccionar entre ocho operaciones lógicas distintas aplicadas a dos entradas binarias (A y B).

El proceso comenzó con la construcción de las tablas de la verdad para cada circuito, seguidas de la simplificación de las expresiones lógicas utilizando mapas de Karnaugh, lo que permitió optimizar el diseño de los mismos. A continuación, se simuló el comportamiento de los circuitos en Matlab, utilizando Simulink para verificar su funcionamiento y comprobar que las salidas fueran las esperadas para las distintas combinaciones de entradas.

Si bien las matrices de LEDs y el display de 8 segmentos fueron implementados físicamente en el laboratorio, el multiplexor no fue montado de forma física, siendo este el único circuito que se mantuvo en simulación.

II. OBJETIVOS

Objetivo general:

Diseñar e implementar circuitos lógicos utilizando técnicas de simplificación booleana para optimizar expresiones en sistemas de control.

Objetivos específicos:

- Aplicar Técnicas de simplificación booleana y mapas de Karnaugh
- Diseñar e implementar controladores lógicos para una matriz de led y una pantalla de 8 segmentos.
- Simular los circuitos diseñados en Simulink
- Construcción física de los circuitos utilizando compuertas lógicas estándar
- Implementar multiplexores y decodificadores
- Evaluar el comportamiento de los circuitos diseñados mediante pruebas experimentales y simulaciones, asegurando su correcto funcionamiento.

III. MATERIALES UTILIZADOS

TABLE I

MATERIALES UTILIZADOS

MATERIALES	CANTIDAD
PROTOBOARD	3
CABLES	-
LED	10
Display	1
RESISTENCIA 270Ω	24
AND CD4081BE	10
OR DM74LS32	10
NOT SN74LS04	3
FUENTE DE VOLTAJE	1
MULTÍMETRO	1
DIP switch 4 posiciones	2

IV. MARCO TEÓRICO

Álgebra de Boole:

El álgebra booleana se diferencia del álgebra ordinaria en que las variables booleanas sólo tienen dos valores posibles: 0 y 1, que representan niveles de voltaje en circuitos digitales. Las variables booleanas no son números reales, sino estados lógicos. El álgebra booleana se basa en tres operaciones principales: OR, AND y NOT. Estas operaciones lógicas se utilizan en circuitos digitales, llamados compuertas lógicas, que se construyen con diodos, transistores y resistencias.

Para diseñar y simplificar circuitos lógicos, las expresiones booleanas deben representarse en formas estándar. Las dos formas más comunes son suma de productos (SOP) y producto

de sumas (POS). La forma de suma de productos (SOP) consiste en aplicar la operación OR entre varios términos AND, donde cada término AND está compuesto por variables complementadas o no complementadas. Esta forma es muy útil para simplificar circuitos, ya que permite reducir el número de compuertas necesarias en el diseño.

Por otro lado, la forma de producto de sumas (POS) consiste en aplicar la operación AND entre términos OR. Aunque el diseño y simplificación de circuitos se enfoca principalmente en la forma SOP, la forma POS también se utiliza en ciertos casos, dependiendo de la estructura del circuito.

Tablas de la Verdad:

Una tabla de verdad es una herramienta que muestra cómo la salida de un circuito lógico depende de los valores de sus entradas. Enumera todas las combinaciones posibles de niveles lógicos de entrada y el valor resultante en la salida.

Para una compuerta de dos entradas, hay 4 combinaciones posibles. Para tres entradas, hay 8 combinaciones, y para cuatro entradas, 16 combinaciones. En general, el número de combinaciones se calcula como 2^N , donde N es la cantidad de entradas.

Las combinaciones siguen la secuencia del conteo binario, lo que facilita su construcción sin omitir ninguna posibilidad. El valor de la salida depende del tipo de compuerta lógica utilizada.

Mapas de Karnaugh:

Los mapas de Karnaugh son una herramienta gráfica utilizada para simplificar funciones booleanas, especialmente cuando se trabaja con un número reducido de variables. Se presentan como una cuadrícula donde cada celda representa una combinación posible de valores de entrada, organizada según el código Gray, lo cual asegura que entre celdas adyacentes solo varíe un bit. Esto permite agrupar visualmente términos que difieren en una sola variable. Para su uso, se colocan unos (en la forma de suma de productos, SOP) o ceros (en la forma de producto de sumas, POS) en las celdas correspondientes a los valores de salida de la función. La simplificación se realiza agrupando celdas adyacentes en cantidades que sean potencias de dos (1, 2, 4, 8, etc.), que luego se suman o multiplican esos términos según el tipo de forma canónica elegida, obteniendo así una expresión reducida equivalente a la original.

Notación de conjuntos:

En álgebra booleana, las operaciones lógicas se pueden representar mediante notación de conjuntos, donde las variables booleanas corresponden a conjuntos y las operaciones booleanas se interpretan como operaciones de conjuntos. En este contexto, la conjunción (AND) se asocia con la intersección de conjuntos ($\cap$), la disyunción (OR) con la unión de conjuntos ($\cup$), y la negación (NOT) con el complemento de un conjunto ($\neg$).

Compuertas Lógicas:

OR y AND

En los circuitos digitales, una compuerta OR tiene dos o más entradas, y su salida será 1 si alguna de las entradas está en nivel 1 lógico y 0 sólo cuando todas las entradas estén en 0 lógico.

En los circuitos digitales, una compuerta AND de dos o más entradas produce una salida de 1 únicamente cuando todas sus

entradas están a nivel 1 lógico. En cualquier otro caso, la salida será en nivel 0 lógico.

En el caso de ambas compuertas su comportamiento se mantiene independientemente del número de entradas.




Fig.1 Compuerta OR y AND respectivamente

TABLE II

TABLA DE LA VERDAD COMPUERTA OR Y AND

ENTRADAS		OR	AND
A	B	$X = A + B$	$X = AB$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	1	1

NOT

En los circuitos digitales, una compuerta NOT, también conocida como inversor, tiene una sola entrada y su salida siempre es el opuesto del nivel lógico de la entrada. Si la entrada es 0, la salida será 1, y si la entrada es 1, la salida será 0. Este circuito invierte la señal de entrada en todos los puntos de la forma de onda.




Fig.2 Compuerta NOT

TABLE III

TABLA DE LA VERDAD COMPUERTA NOT

A	$X = A'$
0	1
1	0

NOR y NAND

La compuerta NOR es similar a una compuerta OR con un inversor en la salida. Su símbolo incluye un pequeño círculo en la salida, indicando la operación de inversión. La tabla de verdad muestra que su salida es el inverso de la compuerta OR: solo es ALTA cuando todas sus entradas están en BAJO.

La compuerta NAND funciona como una compuerta AND seguida de un inversor, con un símbolo similar al de AND pero con un pequeño círculo en la salida. La tabla de verdad indica que su salida es el inverso de la compuerta AND: solo es BAJA cuando todas sus entradas están en ALTO.

Ambas compuertas pueden tener más de dos entradas y mantienen el mismo principio de inversión.




Fig.3 Compuerta NOR y NAND respectivamente

TABLE IV
TABLA DE LA VERDAD COMPUERTA NOR

ENTRADAS		NOR	NAND
A	B	$X = (A + B)'$	$X = (AB)'$
0	0	1	1
0	1	0	1
1	0	0	1
1	1	0	0

Display de ánodo común

Un display de ánodo común es un tipo de visualizador de 7 segmentos en el que todos los ánodos (terminales positivos) de los LED están conectados en común a una fuente de voltaje positivo. Para encender un segmento, se debe aplicar un nivel lógico bajo (0 V) al cátodo correspondiente. Esto significa que los segmentos se activan con señales de nivel bajo, es decir, cuando se conecta el cátodo a tierra. Este tipo de display es adecuado cuando se utilizan salidas que pueden absorber corriente (hundir corriente) en lugar de suministrarla.

Pull-up y Pull-down

Los resistores pull-up y pull-down son componentes fundamentales en circuitos digitales para definir un nivel lógico estable cuando una entrada se encuentra en estado flotante (no conectada). Un pull-up conecta la entrada a Vcc mediante una resistencia, forzando un nivel lógico alto (1) por defecto, mientras que un pull-down la conecta a GND, estableciendo un nivel lógico bajo (0). Su uso evita lecturas erráticas por ruido eléctrico y asegura un comportamiento predecible del sistema.

Decodificador:

Un decodificador es un circuito combinacional que convierte una entrada codificada en una salida única activada. Generalmente, toma n bits de entrada y genera hasta 2^n líneas de salida, donde solo una de ellas estará en nivel alto (o bajo, según el diseño) dependiendo de la combinación de entrada. Cada línea de salida representa una de las posibles combinaciones binarias de las entradas. Por ejemplo, un decodificador de 3 a 8 tiene 3 entradas y 8 salidas, y activa solo una salida a la vez.

Multiplexor:

El multiplexor es un dispositivo de conmutación utilizado en circuitos digitales para seleccionar una de varias señales de entrada y dirigirla hacia una única salida. Este componente se clasifica como un circuito combinacional, ya que su comportamiento depende únicamente de las entradas actuales, sin necesidad de memoria o almacenamiento. Un multiplexor de e entradas y s líneas de selección puede dirigir una de las entradas a la salida, siendo s el número de líneas de selección necesarias para elegir entre las e entradas, cumpliendo la relación $e = 2^s$.

V. METODOLOGÍA

En el presente informe se describen tres actividades a realizar: una matriz de LEDs, un display de 8 segmentos y un multiplexor. Cada uno de estos apartados contiene, a su vez, varios ítems específicos. Para facilitar la comprensión del desarrollo, se explicará cada apartado de manera individual.

Comenzando con la matriz de LEDs, cuyo objetivo principal es el ensamblaje físico del circuito, lo primero que se llevó a

cabo fue el planteamiento del problema, seguido por la elaboración de la tabla de verdad. En esta etapa es fundamental definir el tipo de lógica a utilizar: cátodo común o ánodo común. En este caso, se implementaron ambos tipos, lo que requirió repetir el procedimiento completo dos veces: confeccionar la tabla de verdad correspondiente con sus entradas y salidas, encendiendo el LED con un nivel lógico bajo (0) para ánodo común y con un nivel lógico alto (1) para cátodo común.

Una vez elaboradas las tablas, se procedió a la simplificación de las ecuaciones booleanas mediante Mapas de Karnaugh. Este método consiste en organizar una nueva tabla con las variables de salida del sistema, ubicándose según corresponda y formando grupos de celdas contiguas (potencias de 2) para formular las ecuaciones simplificadas. Este proceso se repite para cada una de las salidas.

A continuación, se formularon y simulon las ecuaciones obtenidas. Esta etapa se llevó a cabo en el entorno de simulación "Simulink" de Matlab, verificando cada uno de los casos definidos en el problema.

Finalmente, se procedió al ensamblaje en el laboratorio. Para esta etapa fue esencial consultar las hojas de datos (datasheets) de los componentes utilizados, ya que una implementación correcta depende de conocer sus características específicas. El ensamblaje se realizó tomando como guía las simulaciones previamente desarrolladas, las predisposiciones de los materiales y la lógica a implementar. Para implementar el circuito en modo cátodo común, las resistencias se conectan de manera que el cátodo del LED esté unido a tierra (ground) y el ánodo a la salida lógica del sistema. Es importante recordar que cada LED debe estar conectado a una resistencia en serie, para evitar el daño de las mismas. Además, se incorporó un interruptor (switch), utilizando el formato lógico de "pull-down", que consiste en conectar el terminal inferior del switch a la fuente de voltaje y el terminal superior a una resistencia, la cual a su vez se conecta a tierra. Las entradas se toman del nodo intermedio entre el switch y la resistencia.

En cuanto a la segunda actividad, se trabajó con un display de 8 segmentos. La técnica empleada fue similar a la anterior: se planteó el problema y se construyó la tabla de verdad correspondiente. En este caso, debido a las características del display utilizado en el laboratorio, se debió realizar un diseño con lógica de ánodo común, por lo que los valores lógicos bajos (0) representaban segmentos encendidos. Las ecuaciones se redujeron utilizando Mapas de Karnaugh y el método POS (Product of Sums).

Para el ensamblaje del circuito se utilizaron compuertas lógicas estándar (NOT, OR y AND), un display de 8 segmentos, un LED (representando el terminal negativo), cables y un switch. La conexión se realizó teniendo en cuenta las hojas de datos de los componentes, las ecuaciones obtenidas mediante el método POS, la lógica de ánodo común y el formato de entrada tipo "pull-down".

Luego, se realizó la misma idea pero utilizando un decodificador, este caso fue únicamente simulado. En esta actividad se busca realizar, el circuito de control para un display de 8 segmentos utilizando decodificadores 3 a 8. A partir de las ecuaciones lógicas obtenidas en la parte anterior del informe, se identifican las combinaciones de entrada que deben activar cada segmento del display. Estas combinaciones,

se corresponden con salidas específicas del decodificador según la entrada binaria. Cada decodificador recibe tres bits de entrada y activa una única salida que representa una combinación específica; estas salidas se conectan a compuertas OR que agrupan las combinaciones necesarias para encender cada segmento del display. La simulación se realiza Simulink, y se valida verificando que las salidas coinciden con la tabla de verdad original, asegurando el correcto funcionamiento de los segmentos para cada combinación de entrada.

Para culminar el informe, se llevó a cabo la formulación y simulación de un circuito basado en un multiplexor de tipo 8:1, diseñado para seleccionar entre ocho operaciones lógicas distintas aplicadas a dos entradas binarias (A y B).

Inicialmente, se formularon las expresiones booleanas correspondientes a cada una de las operaciones lógicas requeridas. Estas ocho ecuaciones, generadas a partir de combinaciones y negaciones de A y B, fueron luego conectadas a las ocho entradas del multiplexor.

De esta manera, el sistema permite seleccionar una de las operaciones lógicas mediante las líneas de selección del multiplexor, implementando así una estructura funcional similar a una unidad lógica aritmética (ALU) básica.

VI. RESULTADOS

TABLE V

TABLA DE LA VERDAD - MATRIZ LED (CÁTODO COMÚN)

Entradas				Salidas									
n ^a	a	b	c	d	A	B	C	D	E	F	G	H	I
0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	1	0	0	0	0
2	0	0	1	0	1	0	0	0	0	0	0	0	1
3	0	0	1	1	1	0	0	0	1	0	0	0	1
4	0	1	0	0	1	0	1	0	0	0	1	0	1
5	0	1	0	1	1	0	1	0	1	0	1	0	1
6	0	1	1	0	1	0	1	1	0	1	1	0	1
7	0	1	1	1	1	0	1	1	1	1	1	0	1
8	1	0	0	0	1	1	1	1	0	1	1	1	1
9	1	0	0	1	1	1	1	1	1	1	1	1	1
10	1	0	1	0	0	1	0	1	1	1	0	1	0
11	1	0	1	1	0	0	0	1	1	1	0	0	0
12	1	1	0	0	0	0	0	0	0	0	0	0	1
13	1	1	0	1	0	0	0	1	1	1	1	1	1
14	1	1	1	0	X	X	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X	X	X

En la tabla II “Tabla de la verdad - Matriz Led (Cátodo común)” se observan las diferentes salidas, con sus correspondientes entradas, de una matriz de led. En este caso se utiliza una lógica de cátodo común, por lo que se visualiza el encendido con el número 1, también se aprecia la expresión “X”, lo cuál hace referencia a los casos que no son de interés (“don't care”) para llevar a cabo la práctica.

TABLE VI

MAPA DE KARNAUGH SALIDA A - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	1	X	0
10	1	1	X	0

Esta tabla, tabla VI “Mapa de karnaugh salida A - Matriz de Led (Cátodo común)”, se representa el método de simplificación de expresiones booleanas conocido como “Mapa de karnaugh”, en este caso se realiza la simplificación para la salida A con el formato SOP.

La ecuación resultante de la simplificación implementada:

$$A = c.a' + a'.b + c'.a.b' \quad (1)$$

La misma ecuación representada en la forma de conjuntos:

$$A = (c \wedge \neg a) \vee (\neg a \wedge b) \vee (\neg c \wedge a \wedge \neg b) \quad (1.1)$$

A continuación se realiza el mismo procedimiento para las salidas restantes.

TABLE VII

MAPA DE KARNAUGH SALIDA B - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	0	X	0
10	0	0	X	1

$$B = c.d'.a + c'.a.b' \quad (2)$$

$$B = (\neg d \wedge c \wedge a) \vee (\neg c \wedge a \wedge \neg b) \quad (2.1)$$

TABLE VIII

MAPA DE KARNAUGH SALIDA C - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	X	0
10	0	1	X	0

$$C = (a'b) + (ab'c') \quad (3)$$

$$C = (b \wedge \neg a) \vee (\neg c \wedge a \wedge \neg b) \quad (3.1)$$

TABLE IX

MAPA DE KARNAUGH SALIDA D - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	0	0	1
01	0	0	1	1
11	0	1	X	1
10	0	1	X	1

$$D = bc + ad + ab' \quad (4)$$

$$D = (b \wedge c) \vee (d \wedge a) \vee (a \wedge \neg b) \quad (4.1)$$

TABLE X

MAPA DE KARNAUGH SALIDA E - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	1	1	X	1
10	0	0	X	1

$$E = (d) + (ac) \quad (5)$$

$$E = (a \wedge c) \vee (d) \quad (5.1)$$

TABLE XI

MAPA DE KARNAUGH SALIDA F - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	0	0	1
01	0	0	1	1
11	0	1	X	1
10	0	1	X	1

$$F = bc + ad + ab \quad (6)$$

$$F = (b \wedge c) \vee (d \wedge a) \vee (a \wedge \neg b) \quad (6.1)$$

TABLE XII

MAPA DE KARNAUGH SALIDA G - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	1	0	1
01	0	1	1	1
11	0	1	X	0
10	0	1	X	0

$$G = a' \cdot b + d \cdot b + c' \cdot a \cdot b' \quad (7)$$

$$G = (\neg a \wedge b) \vee (d \wedge b) \vee (\neg c \wedge a \wedge \neg b) \quad (7.1)$$

TABLE XIII

MAPA DE KARNAUGH SALIDA H - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	0	0	1
01	0	0	1	1
11	0	0	X	0
10	0	0	X	1

$$H = (ac'd) + (ab'd') \quad (8)$$

$$H = (\neg c \wedge d \wedge a) \vee (\neg d \wedge \neg b \wedge a) \quad (8.1)$$

TABLE XIV

MAPA DE KARNAUGH SALIDA I - MATRIZ LED (CÁTODO COMÚN)

cd/ab	00	01	11	10
00	0	1	1	1
01	0	1	1	1
11	1	1	X	0
10	1	1	X	0

$$I = (b) + (ac') + (a'c) \quad (9)$$

$$I = ((b) \vee (c \wedge \neg a) \vee (a \wedge \neg c)) \quad (9.1)$$




Fig.3 Matriz de Leds - Cátodo Común

En la figura 4 “Matriz de Leds - Cátodo Común” se observa el ensamble físico del circuito lógico.

TABLE XV

TABLA DE LA VERDAD - MATRIZ LED (ÁNODO COMÚN)

n ^a	Entradas				Salidas								
	a	b	c	d	A	B	C	D	E	F	G	H	I
0	0	0	0	0	1	1	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
2	0	0	1	0	0	1	1	1	1	1	1	1	0
3	0	0	1	1	0	1	1	1	0	1	1	1	0
4	0	1	0	0	0	1	0	1	1	1	0	1	0
5	0	1	0	1	0	1	0	1	0	1	0	1	0
6	0	1	1	0	0	1	0	0	1	0	0	1	0
7	0	1	1	1	0	1	0	0	0	0	0	1	0
8	1	0	0	0	0	0	0	0	1	0	0	0	0
9	1	0	0	1	0	0	0	0	0	0	0	0	0
10	1	0	1	0	1	0	1	0	0	0	1	0	1
11	1	0	1	1	1	1	1	0	0	0	1	1	1
12	1	1	0	0	1	1	1	1	1	1	1	1	0
13	1	1	0	1	1	1	1	0	0	0	0	0	0
14	1	1	1	0	X	X	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X	X	X

En este caso, como se observa en la tabla XV “Tabla de la verdad - Matriz de Led (Ánodo común)”, se realizó la tabla de la verdad teniendo en cuenta la lógica de ánodo común, representando los encendidos con un 0. Se aplican los mismo casos y variables de entrada que para el cátodo común.

TABLE XVI

MAPA DE KARNAUGH SALIDA A - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	0	0	X	1
10	0	0	X	1

Para realizar esta tabla se tuvieron en cuenta los valores de la tabla Tabla XV “Tabla de la verdad - Matriz de Led (Ánodo común)”. Se simplificaron las ecuaciones utilizando la lógica POS.

La ecuación correspondiente a este Mapa de Karnaugh es la siguiente:

$$A = (c + a' + b).(a + b').(c' + a) \quad (10)$$

La ecuación en su forma de conjuntos es:

$$A = (c \vee a \vee b) \wedge (\neg a \vee \neg b) \wedge (\neg c \vee \neg a) \quad (10.1)$$

Para los siguientes casos se realiza el mismo procedimiento.

TABLE XVII

MAPA DE KARNAUGH SALIDA B - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	1	0
01	1	1	1	0
11	1	1	X	1
10	1	1	X	0

$$B = (c + a' + b).(c' + d + a') \quad (11)$$

$$B = (a) \wedge (\neg b) \wedge (\neg c \vee \neg d) \quad (11.1)$$

TABLE XVIII

MAPA DE KARNAUGH SALIDA C - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	1	0	X	1
10	1	0	X	1

$$C = (a + b').(c + a' + b) \quad (12)$$

$$C = (a \vee b) \wedge (\neg a \vee \neg b) \wedge (\neg c \vee \neg a) \quad (12.1)$$

TABLE XIX

MAPA DE KARNAUGH SALIDA D - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	1	0
01	1	1	0	0
11	1	0	X	0
10	1	0	X	0

$$D = (a' + b).(c' + b').(a' + c + d') \quad (13)$$

$$D = (a \vee b) \wedge (a \vee c) \wedge (\neg b \vee c \vee d) \quad (13.1)$$

TABLE XX

MAPA DE KARNAUGH SALIDA E - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	1	1
01	0	0	0	0
11	0	0	X	0
10	1	1	X	0

$$E = (d').(c' + a') \quad (14)$$

$$E = (d \vee a) \wedge (c \vee d) \quad (14.1)$$

TABLE XXI

MAPA DE KARNAUGH SALIDA F - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	1	0
01	1	1	0	0
11	1	0	X	0
10	1	0	X	0

$$F = (a' + b).(c' + b').(a' + c + d') \quad (14)$$

$$F = (a \vee b) \wedge (a \vee c) \wedge (\neg b \vee c \vee d) \quad (14.1)$$

TABLE XXII

MAPA DE KARNAUGH SALIDA G - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	1	0
01	1	0	0	0
11	1	0	X	1
10	1	0	X	1

$$G = (a + b').(d' + b').(c + a' + b) \quad (15)$$

$$G = (a \vee b) \wedge (\neg a \vee \neg c) \wedge (\neg a \vee \neg b \vee d) \quad (15.1)$$

TABLE XXIII

MAPA DE KARNAUGH SALIDA H - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	1	0
01	1	1	0	0
11	1	1	X	1
10	1	1	X	0

$$H = (c + d' + a').(a' + b + d) \quad (16)$$

$$H = (a) \wedge (d \vee \neg b) \wedge (\neg c \vee \neg d) \quad (16.1)$$

TABLE XXIV

MAPA DE KARNAUGH SALIDA I - MATRIZ LED (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	0	0
01	1	0	0	0
11	0	0	X	1
10	0	0	X	1

$$I = (b').(c + a').(c' + a) \quad (17)$$

$$I = (\neg a \vee \neg c) \wedge (a \vee b \vee c) \quad (17.1)$$




Fig.4 Matriz de Leds - Ánodo Común

En la figura 4 “Matriz de Leds - Ánodo Común” se observa el ensamble físico del circuito lógico.

TABLE XXV

TABLA DE LA VERDAD - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

n ^a	Entradas				Salidas							
	a	b	c	d	A	B	C	D	E	F	G	H
-7	0	0	0	0	0	0	0	1	1	1	1	0
-6	0	0	0	1	0	1	0	0	0	0	0	0
-5	0	0	1	0	0	1	0	0	1	0	0	0
-4	0	0	1	1	1	0	0	1	1	0	0	0
-3	0	1	0	0	0	0	0	0	1	1	0	0
-2	0	1	0	1	0	0	1	0	0	1	0	0
-1	0	1	1	0	1	0	0	1	1	1	1	0
0	0	1	1	1	0	0	0	0	0	0	0	1

En la tabla XXV “Tabla de la verdad - Display de 8 segmentos (Ánodo común)” se ve representada la tabla de la verdad de un display de 8 segmentos, el cuál fue implementado para representar números negativos.

Para realizar esta tabla se debe tener en cuenta el método que va a ser implementado a la hora del ensamblaje, en este caso se utilizó la lógica Ánodo común, por lo que el 0 representa el encendido.

TABLE XXVI

MAPA DE KARNAUGH SALIDA A - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	0	0	X	X
01	0	0	X	X
11	1	0	X	X
10	0	1	X	X

La tabla XXVI “Mapa de karnaugh salida A - Display de 8 segmentos (Ánodo común)” representa el método de simplificación por Mapa de karnaugh. En este caso, se visualiza la presencia de el carácter “X” haciendo referencia a las variables de entradas que no son de interés, las cuales pueden ser trabajadas a conveniencia.

Las salidas marcadas en negrita representan los resultados que fueron tomados en cuenta.

La ecuación simplificada es:

$$A = (c).(d'+b').(d+b) \quad (18)$$

La misma ecuación representada en forma de conjuntos:

$$A=(c)\wedge(\neg d\vee\neg b)\wedge(d\vee b) \quad (18.1)$$

Para los casos restantes se emplea la misma lógica.

TABLE XXVII

MAPA DE KARNAUGH SALIDA B - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	0	0	X	X
01	1	0	X	X
11	0	0	X	X
10	1	0	X	X

$$B = (b').(c+d).(c'+d') \quad (19)$$

$$B=(\neg b)\wedge(c\vee d)\wedge(\neg c\vee\neg d) \quad (19.1)$$

TABLE XXVIII

MAPA DE KARNAUGH SALIDA C - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	0	0	X	X
01	0	1	X	X
11	0	0	X	X
10	0	0	X	X

$$C = (a+b).(c').(c+d) \quad (20)$$

$$C=(a\vee b)\wedge(\neg c)\wedge(c\vee d) \quad (20.1)$$

TABLE XXIX

MAPA DE KARNAUGH SALIDA D - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	X	X
01	0	0	X	X
11	1	0	X	X
10	0	1	X	X

$$D = (c'+d+b).(c+d').(d'+b')(c+b') \quad (21)$$

$$D = (\neg c \vee d \vee b) \wedge (c \vee \neg d) \wedge (\neg d \vee \neg b) \wedge (c \vee \neg b) \quad (21.1)$$

TABLE XXX

MAPA DE KARNAUGH SALIDA E - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	X	X
01	0	0	X	X
11	1	0	X	X
10	1	1	X	X

$$E = (c + d').(d' + b') \quad (22)$$

$$E = (c \vee \neg d) \wedge (\neg d \vee \neg b) \quad (22.1)$$

TABLE XXXI

MAPA DE KARNAUGH SALIDA F - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	1	X	X
01	0	1	X	X
11	0	0	X	X
10	0	1	X	X

$$F = (c' + d').(d' + a + b).(c' + a + b) \quad (23)$$

$$F = (\neg c \vee \neg d) \wedge (\neg d \vee a \vee b) \wedge (\neg c \vee a \vee b) \quad (23.1)$$

TABLE XXXII

MAPA DE KARNAUGH SALIDA G - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	1	0	X	X
01	0	0	X	X
11	0	1	X	X
10	0	1	X	X

$$G = (c' + b).(c + d').(c + b') \quad (24)$$

$$G = (\neg c \vee b) \wedge (c \vee \neg d) \wedge (c \vee \neg b) \quad (24.1)$$

TABLE XXXIII

MAPA DE KARNAUGH SALIDA H - DISPLAY 8 SEGMENTOS (ÁNODO COMÚN)

cd/ab	00	01	11	10
00	0	0	X	X
01	0	0	X	X
11	0	1	X	X
10	0	0	X	X

$$H = (c).(a + b).(c' + d) \quad (25)$$

$$H = c \wedge (a \vee b) \wedge (\neg c \vee d) \quad (25.1)$$




Fig.5 Display de 8 Segmentos - Ánodo Común

En la figura 5 “Display de 8 Segmentos - Ánodo Común” se observa el ensamble físico del circuito lógico.

TABLE XXXIV

TABLA DE LA VERDAD - MULTIPLEXOR (ECUACIONES)

A	B	$A \vee B$	$A \wedge B$	$\neg A$	$\neg B$	$A \vee \neg B$	$A \wedge \neg B$	$A \oplus B$	$\neg(A \oplus B)$
0	0	0	0	1	1	1	0	0	1
0	1	1	0	1	0	0	0	1	0
1	0	1	0	0	1	1	1	1	0
1	1	1	1	0	0	1	0	0	1

En esta tabla, tabla XXXIV “Tabla de la verdad - Multiplexor (Ecuaciones)”, se observan los diferentes tipos de ecuaciones que fueron solicitadas y sus respectivos resultados. Todas las ecuaciones realizadas parten de las mismas dos entradas, A y B.

TABLE XXXV

TABLA DE LA VERDAD - MULTIPLEXOR

E	S0	S1	S2	$\neg(A \oplus B)$	$A \oplus B$	$A \wedge \neg B$	$A \vee \neg B$	$\neg B$	$\neg A$	$A \wedge B$	$A \vee B$	Y
0	0	0	0	0	X	X	X	X	X	X	X	0
0	0	0	0	1	X	X	X	X	X	X	X	1
0	0	0	1	X	0	X	X	X	X	X	X	0
0	0	0	1	X	1	X	X	X	X	X	X	1
0	0	1	0	X	X	0	X	X	X	X	X	0
0	0	1	0	X	X	1	X	X	X	X	X	1
0	0	1	1	X	X	X	0	X	X	X	X	0
0	0	1	1	X	X	X	1	X	X	X	X	1
0	1	0	0	X	X	X	X	0	X	X	X	0
0	1	0	0	X	X	X	X	1	X	X	X	1
0	1	0	1	X	X	X	X	X	0	X	X	0
0	1	0	1	X	X	X	X	1	X	X	X	1
0	1	1	0	X	X	X	X	X	X	0	X	0
0	1	1	0	X	X	X	X	X	1	X	X	1
0	1	1	1	X	X	X	X	X	X	X	0	0
0	1	1	1	X	X	X	X	X	X	X	1	1
1	X	X	X	X	X	X	X	X	X	X	X	0

La tabla XXXV “Tabla de la verdad - Multiplexor” es la continuación de la tabla anterior, Tabla XXXIV “Tabla de la verdad - Multiplexor (Ecuaciones)”, ya que se toman las ecuaciones como las entradas del multiplexor, si bien los resultados posibles son solo dos (1 y 0) es importante saber en qué variables las ecuaciones tienen como producto estos casos, por lo que se plantean dos tablas independientes pero que están estrechamente relacionadas.

Las ecuaciones de las entradas al multiplexor son las siguientes:

$$A \text{ OR } B = A + B \quad (26)$$

$$A \text{ AND } B = A.B \quad (27)$$

$$\text{NOT } A = A' \quad (28)$$

$$\text{NOT } B = B' \quad (29)$$

$$A \text{ OR NOT } B = A + B' \quad (30)$$

$$A \text{ AND } NOT B = A.B' \quad (31)$$

$$A \text{ XOR } B = (A.B') + (A'.B) \quad (32)$$

$$A \text{ NXOR} = [(A.B') + (A'.B)]' \quad (33)$$

La ecuación de salida del multiplexor es la siguiente:

$$Y = (S2' \cdot S1' \cdot S0' \cdot (A \text{ OR } B)) + (S2' \cdot S1' \cdot S0 \cdot (A \text{ AND } B)) + \\ (S2' \cdot S1 \cdot S0' \cdot (NOT A)) + (S2' \cdot S1 \cdot S0 \cdot (NOT B)) + \\ (S2 \cdot S1' \cdot S0' \cdot (A \text{ OR } B')) + (S2 \cdot S1' \cdot S0 \cdot (A \text{ AND } B')) + \\ (S2 \cdot S1 \cdot S0' \cdot (A \text{ XOR } B)) + (S2 \cdot S1 \cdot S0 \cdot (A \text{ NXOR } B)) \quad (34)$$

Todos estos resultados se pueden apreciar más completos y desarrollados en la carpeta “Laboratorio 2” en el apartado “Evidencias (Tablas-Ecuaciones)” de la subcarpeta “Evidencias”.

VII. CONCLUSIONES

El desarrollo de esta práctica permitió aplicar técnicas fundamentales de la electrónica digital desde la simplificación booleana y el uso de mapas de Karnaugh hasta la implementación física de circuitos lógicos en protoboard. A través de estas metodologías se diseñaron y optimizaron circuitos de control, garantizando su correcta operación en sistemas digitales y mejorando su eficiencia mediante la reducción de expresiones.

La simulación en Matlab-Simulink fue una etapa clave para validar el comportamiento lógico de los circuitos antes de su construcción, proporcionando una herramienta para analizar la interacción de las compuertas y optimizar el diseño inicial. Posteriormente, en la implementación física, se trabajó solo con compuertas normales.

Sin embargo, durante el montaje, se identificaron algunos inconvenientes con los componentes utilizados. En la matriz de LEDs, el LED que corresponde a la salida g no funcionó para la configuración ánodo común, y aunque se revisó su entrada, la falla podría estar relacionada con ruido en la señal.

En el display de siete segmentos, el segmento f no enciende correctamente, lo que afectó la representación de algunos números. Además, no se pudo mostrar el número 0, aunque el resto de los valores se desplegaron de la manera esperada. Estas observaciones evidencian la necesidad de considerar factores como interferencias en las conexiones, variaciones en los componentes y posibles fallos en el hardware utilizado.

A pesar de los desafíos, los resultados obtenidos cumplieron con la mayoría de los objetivos propuestos. Se logró la implementación de circuitos lógicos, el diseño y análisis de controladores digitales, la exploración de multiplexores y decodificadores, y la evaluación de técnicas de reducción de expresiones. En conjunto, este laboratorio proporcionó una base sólida para comprender el funcionamiento de los sistemas de control en electrónica digital y consolidar habilidades prácticas en la simulación y montaje de circuitos.

VIII. EVIDENCIAS

V. Etcheverry, S. Modernell, y G. Sosa, [https://drive.google.com/drive/folders/1jJdJLiryapnfC1FUCAe5Z-uqtpHUvOR]. [Accedido: Mayo, 2025]

REFERENCIAS

[1] Tocci, R. J., Widmer, N. S., & Moss, G. L. (2007). *Digital systems: Principles and applications* (10th ed., Trans. L. M. Cruz Castillo). Pearson Educación de México.